`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/11/19 15:07:43
// Design Name: 
// Module Name: display_test
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////



module display_test;
reg x;
reg y;
reg cin;
wire f;
wire cout;
add4 add4(
.X(x),
.Y(y),
.Cin(cin),
.F(f),
.Cout(cout)
);
initial begin
x = 0;
y = 0;
cin = 0;
#5 x = 0;y = 1;cin = 1;
#5 x = 1;y = 0;cin = 1;
#5 x = 1;y = 0;cin = 0;
end
endmodule
